JK-flip-flop. Principiul funcționării, schemele funcționale, tabelele de adevăr

Declanșatorul este o mașină digitală elementară automată. Are două stări de stabilitate. Unuia îi este atribuită valoarea "1", iar cealaltă - "0".

Următoarele tipuri de dispozitive se disting prin modul de realizare a conexiunilor logice: JK flip-flop, flip-flop RS, flip-flop T, flip-flop D și așa mai departe.

Subiectul conversației noastre de astăzi este tipul JK. Ele diferă de dispozitivele RS prin faptul că, atunci când sunt introduse informații interzise pentru flip-flops RS, inversează informațiile stocate în ele.

Vă prezentăm atenția la masa de tranziție, care descrie funcționarea declanșatorului JK. La minimizarea pisicii Carnot, se deduce o ecuație caracteristică pentru dispozitivul considerat: Q (t + 1) = Krsquo-t Qt V Jt Qrsquo-t.

Tabelul arată că starea dispozitivului este determinată nu numai de valorile informațiilor de la intrările J și K, ci și de starea de ieșire Qt, care a determinat anterior declanșatorul JK. Acest lucru vă permite să construiți diagrame funcționale astfel de dispozitive pe automate în două etape, cum ar fi RS. Dispozitivele JK sunt sincrone și asincrone.

Pentru a proiecta un flip-flop JK dintr-un dispozitiv de tip sincron RS cu două trepte, este necesar să conectați legăturile de feedback ale ieșirilor RS cu două trepte la intrările elementelor logice ale primei sale etape.

Principiul de funcționare al JK-declanșare: Dacă informațiile (J și K), dispozitivul aplicat la nivelul de intrare de zero, atunci ieșirea AND-NOT (1 și 2) este setată la un nivel, iar JK-flip-flop își va păstra statutul. De exemplu, Q va fi egal cu zero logic, Q `cu unul logic. În acest caz, atunci când J semnalul și C, egală cu o unitate logică set intrare AND-HE1 și zero logic, respectiv, un nivel logic unul la intrarea primului T-flip-flop. La scoaterea semnalului de ceas (C zero) starea dispozitivului de tip T logic la nivel de ieșire de la zero, AND = HE3 fi trecut la intrarea celui de al doilea T-flip-flop. Ca rezultat al comutatoarelor JK flip-flop la o stare logică one (caz în care Q este egal cu unu, iar Q „este egal cu zero). Acum, în cazul în care intrarea bistabilului (K și C) un semnal egal cu unu logic, ieșirea de la zero logic AND-HE2 stabilește un prim T-flip-flop în starea zero. După îndepărtarea semnalului de ceas de la ieșirea AND-HE4 zero logic va fi transmis la intrarea celui de al doilea automatului de tip T și JK-flip-flop este comutată la starea zero logic.

La proiectarea circuitelor logice complexe sunt necesare dispozitive de diferite tipuri. Prin urmare, este mai profitabil să se producă un tip universal de dispozitiv care să poată fi utilizat în diferite moduri de operare și modificări. În tehnologia circuitului integrat, declanșatoarele sincrone D și JK au fost cele mai utilizate pe scară largă. În calculatoarele digitale, aparatele digitale tip JK cu grupa J, K și montarea suplimentară R, S sunt utilizate pe scară largă. Fiecare grup este un combinat combinat, care permite extinderea capabilităților logice și a declanșării JK.

Dispozitivele automate de acest tip sunt convenabile pentru a proiecta contoarele (un nod de calculator care efectuează numărarea și stocarea codului numărului de semnale numărate). De exemplu, fotografia arată un contor cu declanșatoarele JK. Organizarea structurală a contoarelor binare cu transfer paralel este mult simplificată dacă sunt construite pe dispozitive de tip JK cu elemente logice încorporate.

De asemenea, acești declanșatori au găsit aplicații în construirea registrelor de deplasare.

Regiștrii de deplasare sunt noduri care deplasează informațiile binare în dreapta și în stânga din registru, în funcție de semnalele de control.